TSMC의 3NM 웨이퍼 가격은 18,000 달러로 급증하며 10 년 만에 3 배
Ben Bajarin은 Apple의 A 시리즈 칩이 발전함에 따라 A18 Pro의 A7에서 200 억에서 200 억에서 10 억에서 트랜지스터의 수가 꾸준히 증가했다고 지적했다.이 추세는 코어와 기능이 크게 증가한다면 논리적입니다.2013 년 A7은 2 개의 고성능 CPU 코어와 쿼드 코어 GPU를 특징으로했습니다.2024 년까지 A18 Pro는 2 개의 고성능 코어, 4 개의 효율 코어, 16 코어 NPU 및 6 코어 GPU를 포함합니다.
Apple의 A-Series 프로세서는 스마트 폰용으로 설계되었으며 Bajarin은 칩 크기가 80 ~ 125 평방 밀리미터 범위의 세대에 걸쳐 상대적으로 일관성을 유지했다고 강조했습니다.이러한 일관성은 트랜지스터 밀도를 꾸준히 증가시킨 TSMC의 프로세스 기술 발전 때문입니다.
가장 중요한 트랜지스터 밀도 개선은 28nm ~ 20nm, 16nm/14nm와 같은 초기 공정 전환 동안 발생했습니다.그러나, 최근의 프로세스 (N5, N4P, N3B, N3E)는 밀도 개선이 느린 것으로 나타났습니다.피크 밀도 개선은 A11 (N10, 10NM 클래스) 및 A12 (N7, 7NM 클래스) 칩으로 각각 86% 및 69%의 이득으로 관찰되었습니다.A16 ~ A18 Pro를 포함한 최근의 칩은 주로 SRAM 스케일링 속도가 느리기 때문에 밀도 개선의 눈에 띄는 둔화를 경험했습니다.
바하린은 밀도 이득의 수익 감소에도 불구하고 생산 비용이 급증했다고 강조했다.웨이퍼 가격은 A17 및 A18 Pro의 A7에서 5,000 달러에서 18,000 달러로 상승한 반면, 평방 밀리미터 당 비용은 지난 10 년 동안 3 배 이상 증가한 $ 0.07에서 $ 0.25로 상승했습니다.
Apple의 문제를 악화시키기 위해 최신 프로세서의 성능 향상 (A18 및 M4 시리즈 제외)이 느려졌습니다 (최신 아키텍처로 IPC) 처리량을 달성하는 것이 더욱 어려워 졌기 때문에 (A18 및 M4 시리즈 제외).그럼에도 불구하고 Apple은 각 세대마다 능동 당의 성능을 지속적으로 개선했습니다.
Bajarin은 다음과 같이 말했습니다 :“IPC 이익이 달성하기가 어려워지면서 효율성을 극대화하는 것은 면적 관련 비용이 증가 함에도 불구하고 와트 당 성과 개선을위한 실행 가능한 전략입니다.”
널리 인용 된 산업 보고서에 따르면 TSMC는 기능적 웨이퍼뿐만 아니라 고객에게 결함이있는 웨이퍼를 판매합니다.웨이퍼 당 생성되는 칩의 수는 제조 수율에 따라 달라집니다. 더 높은 수율은 웨이퍼 당 칩이 더 많아지고 수확량은 낮은 칩이 적습니다.수율 변동은 고객의 웨이퍼의 비용 효율성에 큰 영향을 미칩니다.그러나 TSMC는 생산을 시작하기 전에 특정 수율 목표를 충족시키기 위해 노력합니다.
예를 들어 실제 수율이 10%에서 15%로 크게 떨어지면 TSMC는 영향을받는 고객에게 재무 보상 또는 할인을 제공 할 수 있습니다.이러한 조치는 TSMC의 고비용 웨이퍼의 신뢰성과 가치에 대해 고객을 확보하도록 설계되었습니다.
TSMC의 최신 프로세스에 대한 Alpha 고객으로서 Apple은 다른 고객보다 제조 공정을 미세 조정하고 결함 밀도를 줄이고 수율을 향상시키는 데 더 나은 위치에 있습니다.또한 소문에 따르면 애플은 웨이퍼가 아닌 칩 당 지불하는 유일한 TSMC 고객이라고합니다.사실이라면이 계약은 Apple을 다른 TSMC 고객과 차별화시킵니다.