
NOR 게이트는 모든 입력이 LOW일 때만 HIGH를 출력합니다.입력 중 하나라도 HIGH가 되면 출력은 LOW로 떨어집니다.
2입력 NOR 게이트의 경우:
이는 출력이 반전된 OR 게이트와 정확히 동일하게 동작합니다.

그림 2. 트랜지스터 기반 NOR 게이트
NOR 게이트는 두 가지 측면에서 모두 이해될 수 있습니다. 트랜지스터 구조 그리고 그들의 논리 연산.기본적으로 RTL 설계에서는 각 입력이 트랜지스터.입력이 높음, 그 트랜지스터는 스위치를 켜고 출력을 끌어옵니다. 낮음모든 입력이 LOW이면 트랜지스터 중 어느 것도 전도되지 않아 풀업 저항 출력을 HIGH로 설정합니다.이 하드웨어 동작은 NOR 게이트의 논리 보기와 일치합니다. OR 무대 그 다음에 무대 아님.OR 부분은 입력이 HIGH인지 확인하고 기호의 작은 원은 반전 최종 LOW 또는 HIGH 출력을 생성합니다.OR 게이트와 마찬가지로 NOR 게이트는 두 개 이상의 입력을 가질 수 있지만 항상 단일 출력을 제공합니다.
(2개의 입력 게이트의 경우)
|
에이 |
비 |
질문 |
|
0 |
0 |
1 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
1 |
1 |
0 |

그림 3. 2-입력 NOR 게이트
2 입력 NOR 게이트: 가장 간단한 NOR 게이트이다.2개의 입력과 1개의 출력을 사용하며 4개의 입력 조합이 가능합니다.두 입력이 모두 LOW인 경우에만 출력이 HIGH입니다.

그림 4. 3-입력 NOR 게이트
3 입력 NOR 게이트: 3개의 입력 NOR 게이트는 동일한 규칙을 3개의 입력으로 확장합니다.3개의 입력이 모두 LOW인 경우에만 출력이 HIGH입니다.이는 한 번에 여러 조건을 평가해야 하는 회로의 게이트 수를 줄이는 데 도움이 됩니다.

그림 5. 다중 입력 NOR 게이트
다중 입력 NOR 게이트: 다중 입력 NOR 게이트는 원하는 수의 입력을 처리합니다.모든 입력이 LOW이면 출력은 HIGH입니다.입력이 HIGH이면 출력은 LOW입니다.이는 작업이 발생하기 전에 많은 신호를 비활성화해야 하는 시스템에 유용합니다.

그림 6. 풀업 및 풀다운 저항 사용
사용하지 않는 입력 처리: 사용하지 않는 입력은 부동 상태로 남겨두어서는 안 됩니다.출력을 안정적으로 유지하려면 풀다운 저항을 사용하여 접지에 연결하십시오.
|
IC
모델 |
논리
가족 |
번호
게이츠 |
입력
게이트당 |
공급
전압 범위 |
전형적인
전파 지연 |
출력
드라이브 |
패키지
옵션 |
|
CD4001 |
CMOS |
게이트 4개 |
2입력 |
3~15V |
50~200ns(VDD에 따라 다름) |
보통 |
딥, SOIC, TSSOP |
|
CD4025 |
CMOS |
게이트 3개 |
3입력 |
3~15V |
70~250ns |
보통 |
딥, SOIC, TSSOP |
|
74HC02 |
고속 CMOS(HC) |
게이트 4개 |
2입력 |
2V ~ 6V |
8~15ns |
강한 |
딥, SOIC, TSSOP |
|
74HC27 |
고속 CMOS(HC) |
게이트 3개 |
3입력 |
2V ~ 6V |
10~18ns |
강한 |
딥, SOIC, TSSOP |
인버터- 하나의 입력을 접지에 연결하면 게이트가 NOT 게이트로 작동합니다.
일반 논리 기능- NOR은 보편적이므로 NOR 조합으로 모든 부울 함수를 만들 수 있습니다.
디코더- 모니터링된 전체 비트 세트가 LOW인 경우를 감지할 수 있습니다.
산술 및 제어 논리- 게이팅, 의사결정, 캐리 관련 작업에 사용됩니다.
프로그래밍 가능한 논리- 많은 PAL 및 PLA 구조는 NOR 기반 배열을 사용하여 기능을 매핑합니다.
1.NOR 게이트를 사용한 SR 래치: NOR 게이트는 간단한 메모리 회로를 구축하는 데 사용할 수 있으며 SR 래치가 가장 직접적인 예입니다.두 개의 NOR 게이트가 피드백 루프에 연결되어 출력이 해당 값을 유지할 수 있습니다.S 입력은 출력을 HIGH로 설정하고, R 입력은 출력을 LOW로 재설정하며, 두 입력이 모두 LOW이면 래치는 이전 상태를 유지합니다.이 피드백 동작을 통해 회로는 단일 정보 비트를 저장할 수 있습니다.
2. 게이트 래치: 게이트 래치는 활성화 제어를 추가하여 SR 래치를 기반으로 구축되어 허용되는 경우에만 저장된 값이 변경되도록 합니다.이렇게 하면 안정성이 향상되고 원치 않는 업데이트가 방지됩니다.
3.D 래치: D 래치는 단일 D 입력에서 유효한 S 및 R 신호를 생성하여 스토리지 제어를 단순화합니다.활성화 신호가 HIGH이면 래치는 D 입력을 따릅니다.활성화가 LOW이면 래치는 마지막으로 저장된 값을 유지합니다.
4.플립플롭: 플립플롭은 두 개의 래치를 결합하여 클록 에지에서 데이터를 정확하게 캡처합니다.이는 카운터, 레지스터 및 타이밍 시스템과 같은 디지털 회로에서 중요합니다.
• 모든 논리 기능에 대한 범용
• 예측 가능하고 단순함
• CMOS의 저전력
• 손쉬운 문제 해결
• 우수한 소음 내성
• 저렴하고 널리 사용 가능
• 복잡한 로직에 항상 효율적인 것은 아닙니다.
• 특정 기능에는 많은 게이트가 필요할 수 있습니다.
• 입력 횟수가 많아지면 속도가 떨어집니다.
• 초고속 연산에는 적합하지 않음
NOR 게이트는 작을 수 있지만 현대 전자 장치에 사용되는 많은 논리 및 메모리 기능을 구동합니다.간단한 규칙 덕분에 배우기 쉬우면서도 많은 유연성을 제공합니다.작동 방식을 알면 디지털 회로를 이해하는 데 강력한 기반이 됩니다.
우리에 대해
고객 만족을 매번 실현합니다. 상호 신뢰와 공동의 이익.
XOR 게이트란 무엇입니까?간단한 가이드
2025-12-15
광 의존 저항기(LDR)란 무엇입니까?간단한 가이드
2025-12-12
예.NOR은 보편적이므로 NOR 게이트에서 전체 가산기를 설계할 수 있지만 많은 단계가 필요할 수 있습니다.
대부분의 기술에서 NOR은 추가된 반전으로 인해 OR보다 약간 느리지만 최신 IC에서는 그 차이가 작습니다.
NOR 조합만을 사용하여 다른 모든 논리 게이트와 디지털 회로를 구축할 수 있기 때문입니다.
출력은 모든 입력이 LOW일 때만 HIGH를 유지합니다.하나의 HIGH 입력은 출력을 LOW로 강제합니다.
예.하나의 입력을 제외한 모든 입력을 LOW로 연결하면 NOR 기능이 인버터 역할을 합니다.
부동 입력으로 인해 출력 레벨이 불안정해집니다.사용하지 않는 입력은 항상 접지에 연결하십시오.
예.NOR 구조는 제어 로직, 메모리 셀, CPU 내부의 최적화된 로직 블록에 나타납니다.
NOR 게이트는 일반적으로 CMOS의 NAND 게이트보다 더 많은 트랜지스터를 사용하므로 약간 더 많은 전력을 소비하는 경향이 있습니다.
알려진 HIGH 및 LOW 신호를 입력에 적용하고 모든 입력이 LOW인 경우에만 출력이 HIGH로 유지되는지 확인하십시오.