Verilog : 하드웨어 설명 언어에 대한 포괄적 인 안내서
2024-07-25 17126

현대적인 디지털 서킷 디자인의 초석 인 Verilog는 하드웨어 설명 언어 (HDL)의 진화와 개선을 표현합니다.복잡한 디지털 회로를 설명하고 시뮬레이션하기 위해 처음 개발 된 Verilog는 특히 네트워크 스위치, 마이크로 프로세서 및 메모리 장치 설계에서 다양한 응용 분야에서 도구가되었습니다.기존의 회로도 기반 접근법과 달리 Verilog는 설계 및 디버깅 프로세스를 간소화 할뿐만 아니라 복합, 레지스터 전송 및 게이트 레벨의 다각화 된 하드웨어 추상화 층에도 적응하는 유연한 기술 중립 형식을 도입합니다.Verilog의 디자인 기능의 적응성과 깊이는 현대 전자 디자인 자동화 (EDA)의 엄격한 요구를 충족시키기 위해 설계된 성숙한 언어를 반영하여 이론적 디자인에서 실질적인 운영 기술로의 전환에 유용한 도구가됩니다.

목록

그림 1 : 마이크로 컨트롤러 용 Verilog 코드

Verilog 란 무엇입니까?

Verilog는 다양한 수준의 디테일로 디지털 회로를 정의하고 시뮬레이션하는 데 사용되는 하드웨어 설명 언어 (HDL)입니다.네트워크 스위치, 마이크로 프로세서 및 메모리 장치에서 인기가 있습니다.전통적인 회로도와 달리 Verilog는 설계 및 디버깅 프로세스를 간소화하는 유연한 기술 중립 형식을 제공합니다.하드웨어 설계의 다양한 단계에 적합한 다중 추상화 레이어 (행동, 레지스터 전송 및 게이트 레벨)를 지원합니다.

행동 수준

행동 수준에서 Verilog는 개발자가 물리적 회로를 자세히 설명하지 않고 복잡한 디지털 논리를 설명 할 수 있도록합니다.이 추상화는 프로그래밍 된대로 순차적으로 실행되는 동시 알고리즘을 사용하여 시스템 동작을 모델링합니다.시스템 기능을 정의하기 위해 함수, 작업 및 절차 블록과 같은 높은 수준의 구성을 사용합니다.이 수준은 초기 논리 및 타이밍 검증에 유용하여 시스템 운영을 분명히 표현하는 직관적 인 방법을 제공합니다.

레지스터 전송 레벨 (RTL)

RTL (Register-Transfer 레벨)은 회로 내 레지스터 간 데이터 흐름과 작동에 중점을 둡니다.이 수준의 Verilog는 레지스터를 통해 데이터가 어떻게 이동하는지, 이러한 전송 중에 수행되는 작업 및 출력이 입력의 영향을받는 방법을 설명합니다.Verilog의 RTL 코딩은 높은 수준의 논리를 물리적 하드웨어 레이아웃으로 합성하여 회로 기능 및 데이터 경로 및 타이밍의 최적화에 대한 정확한 제어를 가능하게합니다.

게이트 레벨

게이트 레벨 설명은 각 로직 게이트 및 연결을 지정하는 회로의 자세한보기를 제공합니다.이 레벨은 가장 기본적인 수준에서 논리적 작업 및 타이밍 특성을 자세히 설명합니다.Verilog의 게이트 레벨 코딩은 종종 합성 도구에 의해 자동으로 생성되며 주로 합성 후 시뮬레이션 및 검증에 사용됩니다.이를 통해 하드웨어 구현이 지정된 논리를 준수하고 특히 타이밍 및 기능적 신뢰성에서 성능 기준을 충족시킵니다.

게이트 레벨 모델링의 주요 측면은 출력 단자를 통해 신호를 구동하는 게이트의 능력 인 강도를 주행하는 것입니다.강력한 구동 강도는 전원과 직접 연결되어 시끄러운 환경에서 더 빠른 신호 전환과 성능 향상을 가능하게합니다.저항 요소를 통한 연결로 인한 드라이브 강도가 약해지면 전환이 느려지고 노이즈 감수성이 증가합니다.

지연은 게이트 레벨 모델링의 또 다른 중요한 측면으로, 신호가 입력에서 게이트 출력으로 이동하는 데 필요한 시간을 나타냅니다.이러한 지연은 정확한 타이밍 분석을 보장하고 회로가 속도 요구 사항을 충족하도록합니다.Verilog에서, 지연은 신호의 상승 및 하락 시간을 모두 설명하기 위해 정확하게 정의 될 수 있습니다.

Verilog의 디자인 방법론

Verilog는 모듈 식 설계 전략을 사용하여 복잡한 회로 설계를 관리 가능한 기능적 하위 모드로 분류하여 복잡한 회로 설계를 단순화합니다.하향식과 상향식의 두 가지 주요 접근 방식이 있습니다.

• 하향식 접근

하향식 접근법에서 디자이너는 시스템의 완전한 시야로 시작하여 점차 상세 구성 요소로 분류합니다.이 방법은 구조화 된 설계 흐름을 지원하여 프로세스를 더 명확하고 관리하기 쉽고 각 구성 요소의 기능 및 통합을 철저히 검증 할 수 있도록합니다.

• 상향식 접근

상향식 접근법은 개별 모듈이 별도로 설계되고 테스트되는 가장 기본적인 수준에서 시작됩니다.그런 다음 이러한 모듈은 통합되어보다 복잡한 시스템을 형성합니다.이 방법은 잘 테스트 된 구성 요소의 재사용 성을 촉진하고 각 모듈이 통합 전에 독립적으로 검증되므로 더 큰 시스템을 통해 계단식 오류의 위험을 줄입니다.

모듈은 더 큰 시스템에 통합하기 전에 개별 구성 요소를 개발, 테스트 및 검증 할 수 있도록하여 설계 프로세스를 단순화합니다.이 격리는 복잡성을 줄이고 시스템을 통해 전파되는 오류의 위험을 최소화합니다.예를 들어, 디자이너는 산술 로직 유닛 (ALU) 용 모듈을 개발하고 기능을 철저히 테스트 한 다음 내부 구조를 수정하지 않고 마이크로 프로세서 설계에 통합 할 수 있습니다.

모듈 식 설계의 중요한 장점 중 하나는 다양한 프로젝트에서 모듈을 재사용하는 기능입니다.모듈이 생성되면 기능이 필요한 모든 시스템에서 구현하여 시간을 절약하고 다시 코딩하는 오류를 줄일 수 있습니다.이 재사용은 메모리 컨트롤러 또는 I/O 인터페이스와 같은 일반적인 기능이 자주 필요한 대규모 프로젝트에서 특히 유리합니다.

Verilog의 모듈 식 설계는 또한 단일 칩 내에서 여러 기능을 통합하는 복잡성을 관리하는 데 도움이됩니다.설계자는 시스템 전체 기능의 뚜렷한 부분을 담당하는 모듈을 전략적으로 결합하여 정교한 시스템을 조립할 수 있습니다.이 접근법은 개발 프로세스를 간소화하고 시스템의 유지 관리 및 확장 성을 향상시킵니다.

언어 구성 및 구문

C 프로그래밍 언어의 영향을받는 Verilog의 구문은 소프트웨어 개발 배경을 가진 엔지니어가 쉽게 채택 할 수 있도록 설계되었습니다.이 친숙 함은 Verilog를 효율적으로 이해하고 사용하는 데 도움이됩니다.

Verilog의 강점 중 하나는 동시성에 대한 지원입니다.비 블로킹 할당은 하드웨어 시뮬레이션 중에 하드웨어 시스템의 병렬 특성을 반영하는 동안 동시 작동을 가능하게합니다.구문에는 공백 관리 및 주석과 같은 코드 가독성 및 유지 보수를 향상시키는 기능이 포함되어 있습니다.이러한 요소는 더 깨끗하고 이해하기 쉬운 코드를 만들어 장기 프로젝트 관리 및 협업을 촉진하는 데 도움이됩니다.

그림 2 : 언어 구성 및 구문

Verilog는 사례에 민감하여 코딩 관행의 일관성을 높입니다.다양한 식별자와 예약 키워드를 사용하여 하드웨어 구성 요소의 구조와 기능을 명확하게 정의합니다.Verilog는 효과적인 코드 관리를위한 고급 구문 요소를 제공합니다.여기에는 더 나은 가독성 및 디버깅을위한 정확한 공백 관리 및 코드 내의 주석이 포함되어 향후 개정을 안내합니다.Verilog는 다른 숫자 염기 (바이너리, 16 진수, 소수점 및 10 월)에서 디지털 표현을 처리 할 수 ​​있습니다.

데이터 유형 및 그 의미

Verilog의 유형 시스템은 디지털 회로를 정확하게 설명하고 모델링하는 데 사용됩니다.하드웨어 설계 및 시뮬레이션 내에서 특정 기능에 맞게 다양한 내장 데이터 유형을 제공합니다.

와이어

Verilog에서 '전선'은 다른 회로 구성 요소를 연결하고 시스템 전체의 신호를 전송하는 데 사용됩니다.기존 프로그래밍의 변수와 달리 와이어는 데이터를 저장하지 않습니다.회로 내에서 데이터가 흐르는 경로를 정의하는 회로 요소 사이의 신호를 전송하기위한 도관 역할을합니다.

등록

'레지스터'는 다른주기에 걸쳐 데이터를 보유하고 유지합니다.이들은 소프트웨어 프로그래밍의 변수와 유사하게 작동하여 회로 작동에 필요한 계산 된 값 및 상태를 저장합니다.레지스터는 여러 작동주기에 걸쳐 데이터를 유지하므로 회로가 저장된 및 전류 입력을 기반으로 순차적이고 조합적인 논리를 수행 할 수 있습니다.

그림 3 : Verilog의 데이터 유형

Verilog는 또한 'X'(알 수 없음) 및 'Z'(높은 임피던스)와 같은 특수 값을 처리하며 특정 시나리오에 유용합니다.

'X'는 모든 값이 아직 결정되지 않은 경우 초기 시뮬레이션 단계에서 알려지지 않은 상태를 나타냅니다.이를 통해 출력을 확실하게 예측할 수없는 초기화되지 않은 변수 및 잠재적 설계 문제를 식별하는 데 도움이됩니다.

'Z'는 분리 된 와이어와 유사한 고 임피던스 상태를 나타냅니다.트라이 스테이트 버퍼 또는 회로에서 효과적으로 분리 할 수있는 구성 요소로 회로를 모델링하는 데 사용되므로 다른 요소에 영향을 미치지 않습니다.

저수준 회로 설명

Verilog는 세부적인 저수준 회로 설명을 지원하므로 설계자가 트랜지스터 레벨에서 디지털 회로를 모델링하고 시뮬레이션 할 수 있습니다.여기에는 MOSFETS (금속 산화물-세미 컨덕터 전계 효과 트랜지스터) 및 CMOS (보완 금속-산화물-세미 컨덕터) 기술과 같은 기본 구성 요소의 동작을 정의하는 것이 포함됩니다.

Verilog는 디자이너에게 각 회로 요소에 대한 과립 제어를 제공합니다.이 세부 수준은 회로 작동의 모든 측면이 정확하게 표현되고 예측 가능하도록합니다.개별 트랜지스터를 모델링하여 설계자는 회로 성능과 신뢰성을 미세 조정할 수 있습니다.

이 정밀도는 수많은 트랜지스터 간의 상호 작용이 전체 기능에 크게 영향을 미치는 복잡한 설계를 최적화 할 수 있습니다.이러한 상호 작용을 시뮬레이션하면 설계 프로세스 초기에 잠재적 인 문제를 식별하는 데 도움이됩니다.예를 들어, 설계자는 물리적 구현 전에 열 생성, 전력 비 효율성 또는 신호 무결성 문제와 같은 문제를 감지 할 수 있습니다.

Verilog의 지연

Verilog에서 처리 지연 처리는 시뮬레이션이 타이밍 및 입력 변경에 대한 응답 측면에서 진정한 하드웨어 동작을 반영 할 수 있도록합니다.지연은 신호가 회로를 통해 전파되는 방식에 영향을 미쳐 구성 요소가 상호 작용하고 작동하는 방식에 영향을 미칩니다.Verilog는 이러한 지연을 지정하고 관리하는 도구를 제공하여 설계자가 신호 이동 시간을 정확하게 모델링 할 수 있습니다.

Verilog를 사용하면 디자이너가 코드에서 지연을 명시 적으로 정의 할 수 있습니다.이 기능을 통해 디자이너는 개별 신호 또는 전체 로직 블록의 전파 지연을 지정하여 시뮬레이션 타이밍을 미세 조정할 수 있습니다.이러한 지연을 정확하게 구성함으로써 디자이너는 최종 하드웨어의 성능을 예측하고 최적화하여 속도 및 신뢰성 요구 사항을 충족 할 수 있습니다.

Verilog의 지연 관리 기능을 사용하면 플립 플롭 및 기타 타이밍에 민감한 구성 요소를위한 설정 및 보류 시간과 같은 회로 내 복잡한 디지털 상호 작용을 모델링 할 수 있습니다.적절한 지연 관리는 레이스 조건 및 결함과 같은 일반적인 디지털 설계 문제를 피하여 회로의 작동 안정성을 향상시킵니다.

논리 합성

논리 합성은 Verilog 설계의 프로세스로, 높은 수준의 HDL 코드를 자세한 게이트 레벨 넷리스트로 변환합니다.이 변환을 통해 소프트웨어 시뮬레이션 환경에서 유형 하드웨어 구현으로의 전환이 가능합니다.합성은 추상적 인 Verilog 설명을 기능적 실리콘 칩으로 바꾸는 다리 역할을합니다.

합성 과정은 Verilog에 설명 된 행동 및 기능적 사양을 칩에서 물리적으로 실현할 수있는 구조로 변환합니다.여기에는 논리적 표현 및 작업을 게이트와 회로의 특정 조합에 매핑하는 것이 포함됩니다.효과적인 합성은 타이밍 제약 조건을 준수하면서 설계가 성능, 영역 및 전력 사양을 충족하도록합니다.

합성 동안, 생성 된 실리콘 레이아웃의 효율을 향상시키기 위해 다양한 최적화 기술이 적용된다.이러한 최적화에는 사용 된 게이트 수 최소화, 지연 및 전력 소비를 줄이기 위해 구성 요소의 배치를 최적화하며 회로가 지정된 타이밍 요구 사항을 준수하도록하는 것이 포함됩니다.

고급 기능 및 사용자 정의

Verilog는 고급 사용자 정의를 지원하므로 복잡한 하드웨어 시나리오에서 설계가 특정 요구 사항을 충족 할 수 있습니다.이 사용자 정의는 UDP (User-Defined Primitives)와 다른 소프트웨어 언어와 통합하여 Verilog의 다양성을 향상시키기위한 인터페이스를 통해 달성됩니다.

사용자 정의 프리미티브를 사용하면 디자이너가 표준 Verilog 라이브러리에서 사용할 수없는 맞춤형 로직 게이트 및 기타 저수준 구조를 만들 수 있습니다.이러한 프리미티브는 특정 응용 프로그램에 필요한 정확한 성능 특성을 충족하도록 조정할 수 있으며, 표준 구성 요소가 할 수없는 제어를 제공합니다.UDP를 사용하면 속도, 전력 소비 또는 기타 프로젝트 별 메트릭을 위해 설계를 최적화 할 수 있습니다.

C ++ 및 Python과 같은 소프트웨어 언어와의 통합을위한 Verilog의 인터페이스는 Verilog 하드웨어 설명과 소프트웨어 기능 간의 원활한 상호 작용을 가능하게합니다.이 상호 운용성은 하드웨어 및 소프트웨어가 하드웨어 가속이 필요한 시스템이나 시뮬레이션 및 테스트 환경에서 긴밀하게 상호 작용 해야하는 시나리오에서 특히 유용합니다.이러한 인터페이스를 사용하면 Verilog 코드가 소프트웨어 모델 내에서 시뮬레이션 될 수 있도록하여 개발 속도를 높이고 최종 제품의 견고성을 높이는 하이브리드 테스트 환경을 만듭니다.

도구 통합

Verilog는 다양한 전자 디자인 자동화 (EDA) 도구와 완벽하게 통합되어 설계, 시뮬레이션 및 검증을위한 강력한 환경을 만듭니다.이 통합은 개발주기를 간소화하고 생산성을 향상 시키며 최종 제품의 견고성을 보장합니다.

Verilog는 초기 설계에서 최종 테스트에 이르기까지 개발 프로세스의 모든 단계를 다루는 다양한 EDA 도구로 지원됩니다.신디사이저, 장소 및 경로 최적화기 및 로직 시뮬레이터와 같은 도구는 Verilog 코드를 물리적 실리콘 청사진으로 변환합니다.이 도구는 성능 및 영역에 대한 레이아웃을 최적화하여 모든 조건에서 설계가 예상대로 작동하도록합니다.

EDA 도구는 디자이너를위한 피드백 루프를 제공하여 잠재적 인 문제를 조기 식별하고 수정할 수 있습니다.이는 수동 분석이 시간이 많이 걸리고 오류가 발생하기 쉬운 복잡한 회로에 특히 유리합니다.생성에 사용되는 것과 동일한 프레임 워크 내에서 설계를 시뮬레이션하고 검증하면 개발 프로세스가 속도를 높이고 최종 하드웨어의 정확성과 신뢰성을 향상시킵니다.

Verilog의 EDA 도구와의 통합은 높은 수준의 행동 모델에서 저수준 게이트 시뮬레이션에 이르기까지 다양한 추상화를 지원합니다.이 유연성을 통해 설계자는 각 개발 단계에 가장 적합한 수준을 선택하고 복잡한 프로젝트를 효과적으로 관리하고 변경 사항 변경에 적응하며 특정 응용 프로그램에 대한 설계 최적화를 선택할 수 있습니다.

VHDL과 비교

Verilog와 VHDL은 강력한 하드웨어 설명 언어 (HDL)이며, 각각은 독특한 구문 스타일과 디자인 철학으로 인해 디자인 커뮤니티 내에서 다른 선호도와 요구 사항을 제공합니다.

Verilog는 단순성과 유연성으로 유명하여 ASIC 디자인 도메인에서 인기가 있습니다.C와 같은 구문을 사용하면 빠른 개발 및 프로토 타이핑에 이상적인 채택과 더 빠른 학습을 가능하게합니다.디자이너는 Verilog에게 간단한 접근 방식으로 디자인 프로세스 속도를 높이는 데 선호합니다.

그림 4 : VHDL 및 Verilog는 비교하고 대조되었습니다

대조적으로 VHDL은보다 엄격하고 장황한 구문을 특징으로합니다.이를 통해 항공 우주 및 군사 산업과 같은 상세하고 명백한 설계 설명이 필요한 응용 프로그램에 적합합니다.VHDL의 강력한 타이핑과 광범위한 데이터 유형은 더 높은 수준의 추상화와 하드웨어 동작에 대한 정확한 제어를 제공합니다.

Verilog와 VHDL 사이의 선택은 종종 프로젝트 별 요구와 지역 선호도에 달려 있습니다.VHDL은 유럽과 정부 및 국방 계약과 관련된 회사들 사이에서 더 널리 퍼져 있습니다.반면에 Verilog는 북아메리카와 아시아 지역의 상업 및 빠른 보호 부문을 지배합니다.각 언어는 프로젝트의 효율성과 결과에 영향을 줄 수있는 고유 한 이점을 제공하여 팀과 개별 디자이너의 의사 결정 프로세스에 영향을 미칩니다.

실제 응용 및 역사적 맥락

Verilog의 개발 및 광범위한 채택은 C 프로그래밍 언어와 유사한 사용자 친화적 인 디자인 및 구문에서 비롯됩니다.이러한 접근성은 교육 및 디지털 서킷 설계의 신규 이민자에게 매력적으로 만들어 이론에서 실제 적용으로의 전환을 완화시켰다.결과적으로 Verilog는 복잡한 회로 설계의 효율성과 광범위한 사용자에 대한 접근성으로 알려진 EDA (Electronic Design Automation)의 표준 도구가되었습니다.

Verilog는 1980 년대 초에 회로 설계 및 테스트의 생산성을 향상시키기 위해 개발되었습니다.시간이 지남에 따라 반도체 및 시스템 설계의 증가하는 복잡성을 충족하도록 조정되었습니다.혁신을 촉진하는 데있어서의 역할은 마이크로 프로세서, 통신 장치 및 소비자 전자 제품 설계에 광범위한 사용으로 인해 분명합니다.

Verilog가 성숙함에 따라 핵심 기능을 향상시킬뿐만 아니라 다른 기술과의 상호 운용성을 확장했습니다.이러한 적응성은 EDA 산업에서 기본적인 도구로서의 위치를 ​​강화했습니다.이 언어의 강력한 커뮤니티 지원은 관련성이 유지되며 회로 설계의 새로운 도전과 기술 발전을 충족시키기 위해 진화했습니다.

결론

Verilog의 포괄적 인 기능은 전자 설계 자동화 분야를 형성하는 데 역할을 강조합니다.C 프로그래밍 언어의 영향을받는 사용자 친화적 인 구문에서 강력한 모듈 식 디자인 프레임 워크에 이르기까지 Verilog는 높은 수준의 추상 모델링에서 정확한 저수준 회로 구현으로 완벽한 전환을 촉진합니다.이 전환은 사용자 정의 프리미티브 및 효과적인 도구 통합과 같은 고급 기능에 의해 지원되며, 이는 설계 프로세스를 간소화하고 최종 제품의 기능적 무결성을 향상시킵니다.

Verilog가 계속 발전함에 따라, 그것은 기술 발전의 최전선에 남아 있으며, 새로운 도전에 적응하고 반도체 및 시스템 설계의 증가하는 복잡성을 충족시키기 위해 기능을 확장합니다.Verilog는 실제 적용과 역사적 중요성을 통해 교육 추구를 풍부하게 할뿐만 아니라 전문가가 디지털 디자인의 뛰어난 효율성과 신뢰성을 달성 할 수있게 해주 며, 끊임없이 진화하는 기술 환경에서 자산으로 지위를 유지할 수 있도록합니다.

자주 묻는 질문 [FAQ]

1. Verilog 코딩이 쉬운가요?

Verilog 코딩은 특히 소프트웨어 개발에 대한 배경 지식이있는 사람들에게 적당한 학습 곡선을 가진 것으로 간주됩니다.구문은 C와 유사하므로 해당 언어에 익숙한 프로그래머가 더 액세스 할 수 있습니다.그러나 Verilog 학습의 용이성은 또한 디지털 회로 설계 개념에 대한 이해에 달려 있습니다.신규 이민자가 디지털 디자인을 위해 Verilog를 마스터하는 것은 언어와 하드웨어 개념을 모두 이해하는 데 상당한 노력이 필요할 수 있습니다.

2. Verilog HDL 또는 VHDL입니까?

Verilog는 HDL 또는 하드웨어 설명 언어로 VHDL (VHSIC Hardware Description Language)과는 다른 HDL 유형입니다.둘 다 전자 시스템을 모델링하고 시뮬레이션하는 데 사용되지만 구문과 일부 기능은 다릅니다.Verilog는 더 간단한 구문 및 유연성에 선호되는 경향이있어 ASIC 디자인 커뮤니티에서 인기가 있지만 VHDL은 종종 방어 및 항공 우주 응용 프로그램과 같은보다 엄격한 설명 스타일이 필요한 경우에 사용됩니다.

3. Verilog는 여전히 사용됩니까?

예, Verilog는 여전히 전자 산업에서 널리 사용됩니다.특히 ASIC 및 FPGA 개발 분야에서 디지털 로직 회로를 설계하고 시뮬레이션하기위한 표준 도구로 남아 있습니다.지속적인 업데이트와 SystemVerilog (Verilog 확장)의 개발은 현대적인 디지털 디자인 문제를 해결하는 데 관련이있었습니다.

4. 가장 쉬운 코딩 언어는 무엇입니까?

"가장 쉬운"코딩 언어는 개인 배경과 달성하려는 목표에 따라 다를 수 있습니다.일반적인 소프트웨어 개발의 경우 간단한 구문과 가독성으로 인해 Python과 같은 언어가 권장됩니다.그러나 하드웨어 설계 및 시뮬레이션의 경우 비슷한 영역이나 C와 같은 언어에 이미 배경이있는 사람들에게는 Verilog가 더 쉬울 수 있습니다.

5. Verilog에서 논리를 사용할 수 있습니까?

물론, 논리 작업을 사용하는 것은 Verilog의 기본 측면입니다.이 언어는 디지털 회로의 논리를 반영하는 표현식을 작성하는 데 사용되는 풍부한 논리 연산자 (예 : 및 XOR)를 제공합니다.이 연산자들은 회로 내의 게이트와 모듈의 동작을 설명하는 데 도움이되며, Verilog는 하드웨어 설계 내에서 복잡한 논리적 작업 및 제어 구조를 설계하기위한 강력한 도구입니다.